亚洲一区二区精品-欧美一区二区三区在线-午夜精品在线-亚洲综合一区二区

EV12AS200是E2V公司的高功效12位1.5GSps變位系數轉成器，憑著獨有的差分輸入和是真的嗎的數據信息同步邏輯，在極速數據信息采樣與處置各個領域資源優勢取得。

一、差分輸出精度線路

1. 生物學層

EV12AS200選取196-ball FPBGA封口，有14對LVDS數據信息內容輸出（D0 - D13）和1對LVDS數據文件就緒鬧鐘（DCLK_P/N）。其片內默認100Ω電子設備功率電阻，板端普通馬上AC交叉耦合到FPGA，不能自己增加并阻值。輸出擺幅常見數值為350mV（差分700mV），共模端電壓1.2V，適合IEEE-1596.3 LVDS規定。

2. 數據顯示后綴名

該更換器大力支持1:1（full-rate）和1:2（demux half-rate）2種摸式，由pin DEMUX挑選。12位分辯率穩固，1:2格局下每對LVDS線寬減至6位（DDR內容輸出），非常方便后臺FPGA用較減速率SERDES爬取。數據源先傳輸MSB，后傷害LSB，bit先后順序可根據3-線串口（3WSI）倒轉。

3. 一起字/分散對齊碼

在Test Mode中，可插入圖12’hF0F或12’hA5A作K-Code，FPGA檢驗到后完整lane alignment。日常取樣模試下，同步軟件字關閉程序，參數為原來ADC code。

二、鐘表與導入工作機制

1. 抽樣石英鐘

采集石英鐘可單端或差分鍵盤輸入，評價指標板默認值差分CLK±AC交叉耦合，100Ω端接。掛鐘非常高的頻率1.5GHz，要保證質量顫動jitter小于等于100fs（12kHz - 20MHz積分規則），才華形成datasheet的SNR/SFDR評價指標。

2. 輸出同部鬧鐘DCLK

DCLK的頻率在1:1方式下為Fs，1:2方式下為Fs/2。它與數據分析邊沿分散對齊，FPGA得用IDELAY/PLL做90°相位縮放后再采樣系統。DCLK上還是Frame因素（FR_P/N），每12個DCLK頻次拉高單次，用做指令幀周圍。

3. 多片此次（SYSREF/多緩沖區模式）

EV12AS200如果沒有JESD204B/C，中國官方網站得出“共秒表 + 共SYSREF”的粗一起進行措施。用非常低顫動獲得器一起將CLK±扇出到大多數ADC，FPGA行成脈沖電流SYSREF電脈沖（<1MHz）送往那些ADC的SYNC_IN引腳。ADC檢則到SYNC_IN上升的沿后，內計數法器重置，抓好大部分ADC在同時監測邊沿已經輸入輸出數據報告。監測此次不確定度大于±1抽樣點（≈670ps @ 1.5GSps），能滿意絕大部分數MIMO雷達天線、波束合成視頻選用業務需求。

三、PCB設計的概念留意地方

差分對尺寸配備：DCLK與任何數據資料線的skew小編建議需小于10mil；同組數據信息線差分對外skew高于2mil。

AC合體電容器：數據統計/數字時鐘線均用100nF電解電容，靠到ADC端擺放，避免出現會產生stub。

云同步時序加工余量：給FPGA的LVDS閱讀器留不不大于200ps的開發/穩定對話窗口；相應時在ADC端用3WSI優化導出延長（Delay tap，共8級，每級約125ps）。

四、基本特征應運場境與同步軟件優勢可言

1. 5G通信基站立即rf射頻下直流變頻

5G基站設備需將28GHz/39GHzrf射頻表現單獨降為基帶，以下降中頻濾波器和混頻器數目，降低人工成本和工作頻率。EV12AS200的差分輸出的和SDA職能可彌補微波射頻前邊時延延期，加強組織領導I/Q訊號正交性，減少誤碼率（BER）。

2. 相控陣預警雷達波束提煉

相控陣雷達探測想要多車道ADC導入采集，保持波束迅速的掃描儀和的目標優質手機定位。EV12AS200確認觸及器指數函數和SDA修正，各過道ADC取樣時間表誤差率大于5個數字時鐘周期性，提供軍事訓練防空聲納對相位不對性的想要。

3. 比較高的分數辨率示波器數字信號拍攝

提判定率示波器要實時視頻監測中頻網絡信號，拾取瞬態事項（如眼圖顫動）。EV12AS200的差分模擬輸出可增加信噪比，整合1.5GSPS監測率，能闡述100G/400G以太網移動信號的眼圖產品品質，印證線路內控性。

鄭州立維創展自動化是Teledyne E2V的加盟商商，重要供給量Teledyne E2V齒條參數轉變成器和半導體芯片，可以給顧客出具 Teledyne E2V全類型 DAC（含宇航級篩分）的選用、估評板及技木支持軟件。市場價優勢可言，歡迎會網絡咨詢。